本内容遵循CC 4.0 BY-SA版权协议 本文深入探讨了UVM中Sequence的启动机制，包括直接实例化、default_sequence设置及`uvm_do宏的使用。解析了Sequence在不同Sequencer上的启动方式，以及如何在Sequence中控制仿真时间和交易项的调度。 该篇文章描述不清楚的地方建议参考：UVM ...

本文围绕UVM中sequence和sequencer展开。介绍了sequence产生item经sequencer到driver的流程，以及driver与DUT互动机制。阐述了driver和sequencer通过TLM端口通信、数据传送的get模式。还说明了sequence分类、常用方法和宏定义，以及sequencer仲裁特性，最后讲解了sequence的层次化结构。